Арифметико-логическое устройство

Арифметико–логические устройства (АЛУ). Назначение, принцип действия

Назначение АЛУ.

Арифметическо–логические устройства предназначены для выполнения арифметических и логических операций над

n

–разрядными операн­дами А =

An

–1

A1A0

и

В =

Bn

–1

B

1

B

.

Вид выполняемой операции задается:

● битом М (

Mode

— режим), позволяющим выбрать арифметическую (М = 0) или логическую (

M

= 1) операцию;

● 4–разрядным кодом Е3Е2Е1Е0, позволяющим выбрать одну из 16 арифметиче­ских и 16 логических операций. Логические операции над операндами

A

и

B

выполняются поразрядно:<\p>

¯

A

= ¯

A

3

¯

A

2

¯

A

1

¯

A

,

¯

B

= ¯

B

3

¯

B

2

¯

B

1

¯

B

,

A

*

B

= (

A

3

*

B

3

)(А

2

* В

2

)(А1 * В1

)(А0 * В0

),

где символом « * » обозначена любая двуместная операция алгебры логики (ИЛИ, И, ИЛИ–НЕ, И–НЕ, исключающее ИЛИ и др.).

Помимо операндов на вход АЛУ подается сигнал переноса С0. Результат вы­полнения операции снимается с выходов в виде функций

Fi

(

i

=0,1,2,3) для от­дельных разрядов.

Рассмотрим особенности АЛУ на примере 4–разрядных устройств. Основой для построения АЛУ служат СУММАТОРЫ с ускоренным переносом.

Принцип построения сумматоров.

В много­разрядных сумматорах для сложения отдельных разрядов (начиная с младшего) двоичных чисел используются полные одноразрядные суммато­ры. На входы сумматора поступают сигналы

Ai

,

Bi

, 1–го разряда и сигнал С

i

переноса из предыду­щего разряда, а с выхода снимаются сигналы текущего разряда

Si

суммы и переноса

Ci

+1

в следующий разряд.<\p>

Правила функционирования полного сумма­тора отображены в табл. 4.2.1.

Воспользовавшись табл. 4.2.1 и картой Карно (рис. 4.2.1) составим выражения для суммы и вы­ходного сигнала переноса:

Si

=

Ci

Bi

Ai

,

(4.2.1)

Ci

+1

=

CiBi

٧

CiAi

٧

BiAi

1

=

Gi

٧

PiCi

,

(4.2.2)

где символами

и

٧

обозначены операции сложения по модулю два и логического сложения.

Из (4.2.2) следует, что:

● сигнал

Gi

=

Ai

.

Bi

= 1 вырабатывается (генерируется) при наличии обоих сигналов в данном разряде (т.е. перенос происходит при А

i

= В

i

= 1), поэтому он называется функцией генерации переноса;

● сигнал Р

i

=

Ai

v

Bi

= 1 разрешает прохождение пе­реноса С

i

= 1 на выход, поэтому он называется функцией распространения переноса. Используя (4.2.2), запишем следующие выраже­ния для сигналов переноса:

C

1

=

G

٧

P

C

,

C

2

=

G

1

٧

P

1

C

1

=

G

1

٧

P

1

G

٧

P

1

P

C

,

C

3

=

G

2

٧

P

2

C

2

=

G

2

٧

P

2

G

1

٧

P

2

P

1

G

٧

P

2

P

1

P

C

;

(4.2.3)

C

4

=

G

3

٧

P

3

C

3

=

G

3

٧

P

3

G

2

٧

P

3

P

2

G

1

٧

P

3

P

2

P

1

G

٧

P

3

P

2

P

1

P

C

=

G

٧

PC

(4.2.4)

Выражения (4.2.3), (4.2.4) свидетельствуют о том, что для получения сигналов переноса С

i

+1

(

i

= 0, 1, 2, 3) достаточно располагать функциями

Gi

, Р

i

(по сути, входными сигналами

Ai

,

Bi

разрядов слагаемых) и сигналом внешнего переноса С0.

Они описывают двухступенчатые комбинационные устройства, в первой ступени которых формируются логические произведения, а во второй — логиче­ские суммы.

Поэтому можно считать, что сигналы всех переносов будут сформи­рованы одновременно и за более короткий промежуток времени, чем в схеме многоразрядного сумматора с последовательным переносом.

Рассмотренный способ формирования переносов часто называется парал­лельным,

а сумматоры, построенные по этому способу, — сумматорами с параллельным переносом.<\p>

Используя соотношения (4.2.3), (4.2.4), можно построить схему ускоренного (параллельного) переноса для 4–разрядного сумматора (рис. 4.2.2). Как видно из рис. 4.2.2, схема ускоренного переноса с помощью входных сигналов С0,

Gi

,

Pi

(

i

=

0, 1, 2, 3) формирует переносы в старшие разряды С1…С4, а также функции генерации

G

и распространения

P

переносов, используемые при групповом включении 4–разрядных сумматоров.

Отметим, что на основе 4–разрядных сумматоров можно построить сумматоры с разрядностью 8, 12, 16 и т. д. с параллельным групповым переносом.

Функции АЛУ.

Для выполнения логических операций и расширения функцио­нальных возможностей рассмотренного выше сумматора примем следующие меры:

● путем замены в (4.2.1) С

i

на С

i

٧

M

создадим условия для блокировки пере­носа (при

M

=

1 перенос блокируется);

● вместо

разрядов А

i

и Вi

операндов

А и

В в (4.2.1) будем использовать функции

fiA

=

E

1

¯

B

1

٧

E

Bi

Ai

;

fiB

=

E

3

¯

Bi

Ai

٧

E

2

Bi

Ai

.

(4.2.5)

Принимая в (4.2.1)

Si

=

Fi

получаем следующее выражение для описания функций АЛУ:

Fi

= (

E

3

Bi

Ai

٧

E

2

¯

Bi

Ai

)

(

E

1

¯

Bi

٧

E

Bi

٧

Ai

)

(

Ci

٧

M

).

(4.2.6)

При М = 0 выражение (4.2.6) позволяет выявить 16 арифметических операций, а при

M

=

1 – 16 логических операций, выполняемых АЛУ. Вид выполняемой арифметической и логической операции определяется 4–разрядным кодом

E

3

E

2

E

1

E

.<\p>

В табл. 4.2.2 приведены преобразования походных выражений (4.2.6) и конеч­ные выражения (графы М = 0 и

M

=

1) для операций

Fi

АЛУ над отдельными разрядами

Ai

и

B

i

операндов. Для преобразований использовались следующие формулы:

b

a = b

¯a

٧

¯b a = ¯ (b a

٧

¯b ¯a); b

1 =

¯b;

b

b = 0; b

٧

a =

¯ (¯b ¯a); ba = ¯ (¯b

٧

¯a);

Для перехода к операциям над операндами следует в полученных выражениях заменить

Ai

на

A

,

B

i

на

B

,

C

i

на С0 = 000С0, 0 на 0000, 1 на 1111, а для арифмети­ческих операций (М = 0) дополнительно — символ

на знак « + » арифметического сложения.<\p>

Операции, выполняемые АЛУ над входными операндами, приведены в табл. 4.2.3. При описании операций использовались следующие обозначения;

● А, В — входные 4–разрядные операнды;

● 0 = 0000, 1 = 1111 — 4–разрядные операнды со значениями каждого разряда, равными 0 и 1 соответственно;

● С0 = 000С0 — 4–разрядный операнд, самый младший разряд которого за­действован для входного сигнала переноса;

● знак « + » для операции арифметического сложения операндов;

● символы

٧

, &,

для операций логического сложения, умножения и исключа­ющего ИЛИ операндов;

¯

А, ¯В — поразрядное инвертирование операндов

А, В.

АЛУ является универсальным устройством с точки зрения выполнения логи­ческих операций, так как выполняет все 16 возможных логических операций над двумя переменными.

Отметим некоторые особенности арифметических операций. Для расширения функциональных способностей АЛУ:

● предусмотрена возможность реализации арифметических операций со зна­чениями входного сигнала переноса С0 = 0 и С0 = 1. При С0 = 1 на входе АЛУ появляется дополнительный операнд 0001;

● большинство арифметических операций совмещено с предварительно вы­полненными логическими операциями. С этой точки зрения весьма полезной является операция А +

B

+ С0 (

i

= 6), которая при С0 = 0001 позволяет полу­чить разность операндов А – В с представлением результата в дополнитель­ном коде. При А = 0000 и С0 = 0001 с помощью этой операции формируется дополнительный код операнда в. Для представления операнда в дополни­тельном коде можно использовать и другие операции, например (А

v

B

) + С0 (

i

= 2);

● имеется операция сложения двух одинаковых операндов: А + А + С0 (

i

= 12). При выполнении этой операции производится сдвиг операнда А на один раз­ряд влево (в сторону старших разрядов) с записью в младший разряд значе­ния сигнала входного переноса С0. Указанный сдвиг обусловлен увеличением числа А в 2 раза, что равносильно операции умножения на 2, а следовательно, для двоичных чисел сдвигу влево йа один разряд;

● имеется операция А + С0 (

i

= 0), которая при С0 = 0001 аналогична операции инкрементации (увеличения на +1), выполняемой счетчиками.

Принципы формирования переносов.

Запишем полученное выше выраже­ние (4.2.2) для переноса в (

i

+ 1)–й разряд в виде

Ci

+1

=

Gi

٧

PiCi

=

fiA

.

fiB

٧

(

fiA

٧

fiB

) .

Ci

,

(4.2.7)

где

fiA

,

fiB

— функции, определяемые соотношениями (4.2.2), используются в АЛУ вместо

Ai

и

Bi

.

На основании (4.2.5) и (4.2.7) запишем выражения для функций генерации и распространения переноса с учетом того, что Х.Х = Х, Х.¯Х = 0, X

٧

1 = 1:

Gi = fiA . fiB = (E1¯Bi

٧

E0Bi

٧

Ai) . (E3Bi Ai

٧

E2 ¯Bi Ai) =

= E1E2 ¯Bi Ai

٧

E0E3BiAi

٧

E3BiAi

٧

E2 ¯Bi Ai =

= (E1 + 1)E2 ¯Bi Ai

٧

(E0 + 1)E3BiAi = E3BiAi

٧

E2 ¯Bi Ai) = fiB,

(4.2.8)

p

i

= fiA

٧

fi

в

= E1¯Bi

٧

E0Bi

٧

Ai

٧

E3Bi Ai

٧

E2 ¯Bi Ai =

= E1¯Bi

٧

E0Bi

٧

Ai (1

٧

E3Bi Ai

٧

E2 ¯Bi Ai) = E1¯Bi

٧

E0Bi

٧

Ai = fiA ,

(4.2.9)

Как следует из выражений (4.2.6), (4.2.8), (4.2.9), функции

Fi

, выполняемые АЛУ, функции генерации

Gi

и распространения Р

i

переноса могут быть сформиро­ваны в одном устройстве, которое назовем формирователем.

Принципы построения АЛУ.

Арифметическо–логическое устройство подобно 4–разрядному сумматору можно представить как совокупность четырех идентич­ных формирователей Ф0–Ф3 и схемы ускоренного переноса. Работа формирователей АЛУ описывается функциями (4.2.6), (4.2.8), (4.2.9). Схема формирователя, построенная в соответствии с выражением (4.2.6), изображена на рис. 4.2.3. На входы формирователя подаются:<\p>

● сигналы

i

–х разрядов операндов (А

i

, В

i

) и переноса

Ci

;

● сигнал М выбора вида выполняемой операции (арифметической М = 0 или ло­гической М = 1);

● 4–разрядный код Е3Е2Е1Е0 выбора выполняемой арифметической или логиче­ской операции.

С выхода формирователя снимаются:

● результат выполненной операции для

i

–го разряда в виде функции

● сигналы для формирования переноса С

i

+1

, в следующий разряд в виде функ­ций генерации и распространения переноса

Gi

=

E

3

Bi

Ai

٧

E

2

¯

Bi

Ai

,

p

i

=

E

1

¯

Bi

٧

E

Bi

٧

Ai

.

При

E

3

= 1,

E

2

= 0,

E

1

= 0, Е0 = 1 (табл. 4.2.3,

i

= 9 — операция сложения двух операндов) получаем известные функции генерации и рас­пространения переноса для прямых операндов А и

B

, при

E

3

= 0, Е2 = 1, Е1 = 1, Е0 = 0 (табл. 4.2.3,

i

= 6) — функции генерации и рас­пространения переноса для прямого А и ин­версного ¯В, операндов.

Устройство переноса строится по схеме, приведенной на рис. 4.2.2, так как выражение (4.2.7) переноса в (

i

+ 1)–й разряд для АЛУ имеет такой же вид как для сумматора. Снима­емые с его выходов сигналы

G

,

P

предназначе­ны для организации группового параллельного переноса при построении 8–, 12–, 16–разряд­ных АЛУ на основе рассматриваемого 4–раз­рядного АЛУ.<\p>

Структурная схема 4–разрядного АЛУ изоб­ражена на рис. 4.2.4. Условное графическое обозначение 4–разрядного АЛУ приведено на рис. 4.2.5.<\p>

Источник: http://pue8.ru/protsessory/686-arifmetiko-logicheskie-ustrojstva-alu-naznachenie-printsip-dejstviya.html

Что такое арифметико-логическое устройство (АЛУ) :

Что такое АЛУ? Арифметико-логическое устройство, одна из составляющих процессора. В статье мы приглашаем вас узнать принципы его действия, историю создания, основные характеристики, выполняемые операции, существующие классификации АЛУ.

Определение понятия

Арифметико-логическое устройство – один из блоков процессора, управляемый УУ (устройством управления). Его предназначение: выполнение логических и арифметических преобразований над данными-операндами (аргументами операции, информацией, обрабатываемой программой). Разрядность операндов в данном случае – размер или длина машинного слова.

Современное многофункциональное АЛУ состоит сегодня из двух частей:

  • Операционное устройство.
  • Устройство управления. Проводит вторичную дешифрацию кодов команды, определяет операцию, выполняемую в арифметико-логическом устройстве.

Набор выполняемых операций

Важно знать, какие операции должно исполнять АЛУ для того, чтобы обладать функциональной полнотой. Как правило, хватает четырех:

  • Обращение к памяти устройства для чтения или записи информации.
  • Декремент/инкремент.
  • Сравнение. Здесь реализуется возможность условного перехода.
  • Остановка функционирования устройства.

Если мы обратимся к первым арифметико-логическим устройствам, то увидим, что количество выполняемых ими операций ограничивалось 16-ю. Современные АЛУ способны выполнять сотни! Кстати, число операций и сегодня является важнейшей характеристикой данных устройств.

Классификация АЛУ

Мы помним, арифметико-логическое устройство – устройство управления и операционное. Но не все современные и исторические АЛУ одинаковы. Далее мы приведем самые распространенные их классификации.

По способу представления информации:

  • С плавающей запятой.
  • С фиксированной запятой.

По способу действий с операндами:

  • Параллельные. В этом случае операции над всеми разрядами выполняются АЛУ одновременно.
  • Последовательные. В данном случае операции будут выполняться по очереди, последовательно над каждым из разрядов.
  • Параллельно-последовательные. Слово данных здесь делится на слоги. Обработка информации в таком АЛУ (арифметико-логическом устройстве) ведется параллельно над разрядами слога и последовательно над самими слогами.

По применению систем исчисления:

  • Двоичные.
  • Двоично-десятичные.
  • Восьмеричные.
  • Шестнадцатиричные и проч.

По особенностям использования узлов и элементов:

  • Блочные. Для выполнения отдельных арифметических операций в систему арифметико-логического устройства процессора вводят специальные блоки. Последние позволяют вести параллельно процессы обработки информации.
  • Конвейерные. Чем отличаются АЛУ такого типа? Любая операция будет разбиваться на последовательность из микроопераций. Они выполняются за определенные такты (равные временные промежутки) на разных ступенях такого конвейера. Операция над потоком операндов, таким образом, выполняется каждый такт.
  • Многофункциональные. Это универсальные АЛУ, которые способны исполнить множество операций в одном устройстве. Однако здесь требуется настройка на выполнение конкретной операции с помощью ее кода.

По временным характеристикам:

  • Синхронные. В таких арифметико-логических устройствах компьютера каждая операция станет выполняться за один такт.
  • Асинхронные. Соответственно, нетактируемые АЛУ. Обеспечивают высокую степень быстродействия, так как выполняются на комбинационных схемах.

По характеристике устройства управления:

  • Имеющие микропрограммное управление.
  • С жесткой логикой УУ.

Основные функции

Арифметико-логическое устройство является составной частью процессора компьютера. АЛУ будет выполнять следующие функции:

  • Двоичной арифметики для информации в форматах с фиксированной точкой.
  • Двоичной арифметики для информации в форматах с плавающей точкой.
  • Арифметики двоично-десятичного представления сведений.
  • Логические операции (арифметические и логические сдвиги).
  • Пересылка информации.
  • Работа с символьными данными.
  • Работа с графической информацией.

Главные количественные характеристики

Составные части арифметико-логического устройства (ОУ и УУ) определяют количественные характеристики всей системы АЛУ. В частности, это следующее:

  • Время выполнения одной операции.
  • Скорость выполнения операций вообще.
  • Число исполняемых операций.
  • Точность предоставленной информации.

Главные качественные характеристики

Арифметико-логическое устройство (АЛУ) является составной частью процессора. Это определяет его важнейшие качественные характеристики:

  • Структурные особенности системы АЛУ.
  • Методики кодирования данных.
  • Форматы представления информации – с плавающей или фиксированной точкой.

История возникновения

Создателем арифметико-логических устройств считается Джон фон Нейман, разработчик компьютеров ЭНИАК (электронных числовых вычислителей).

Уже в 1945 году им были опубликованы первые научные работы по своему стартовому изобретению – компьютеру EDVAC. В следующем году он уже работал вместе со своими коллегами над созданием такого устройства в Принстонском институте перспективных исследований.

Архитектура этого изобретения (“архитектура фон Неймана”) в дальнейшем стала базой, прототипом архитектур и большей части последующих компьютеров.

В своих работах ученый указывал на наличие устройств, которые, по его мнению, являются обязательными для каждого компьютера. Среди них было упомянуто АЛУ.

Фон Нейман считал, что арифметико-логическое устройство необходимо, потому что позволяет выполнять системе математические базовые операции. Как то: сложение и вычитание, умножение и деление.

Внутреннее устройство АЛУ

Мы уже разобрали, что условно АЛУ можно разделить на две части:

  • УУ (микропрограммное устройство). Задает последовательность команд и микрокоманд.
  • ОУ. Здесь реализуется ранее заданная последовательность команд и микрокоманд. Операционные устройства, в свою очередь, разделяются по типу обрабатываемой информации, по способу обработки данных, логической структуре.

При этом условно состав АЛУ также подвергается следующей градации:

  • Регистры. Служат для обработки данных, поступающих как из пассивной, так и из оперативной памяти.
  • Логические команды. Служат для обработки слов по микрокомандам. Последние, естественно, будут поступать из УУ – устройства управления.

Сами микрокоманды делятся на две категории:

  • Поступают от внешнего источника в АЛУ. Вызывают в арифметико-логическом устройстве преобразование информации.
  • Генерируются в самом АЛУ. Оказывают свое влияние на микропрограммное устройство. Тем самым изменяют нормальный, стандартный порядок следования команд.

Функции регистров АЛУ

Чтобы иметь представление о работе АЛУ, нам нужно поближе познакомиться с функциями его регистров:

  • Pr1. Это аккумулятор или аккумуляторы. Считается главным регистром устройства, в котором и образуется результат произведенных вычислений.
  • Pr2, Pr3. Регистры операндов в зависимости от характера исполняемой операции – слагаемого, делителя, сомножителя и проч.
  • Pr4. Это адресный регистр. Он запоминает (в иных случаях формирует) адреса операндов результата.
  • Pr6. Некое количество индексных регистров. Их содержимое будет использоваться для формирования адресов.
  • Pr7. Вспомогательные регистры. По желанию разработчика могут стать аккумуляторами, индексными или вовсе использоваться для сохранения промежуточных результатов вычисления.

Теперь предлагаем вам обратиться к конкретным алгоритмам работы АЛУ.

Операция сложения

Функционально арифметико-логическое устройство будет состоять из Регистра 1, Регистра 2, сумматора и схемы управления.

Теперь распишем арифметическую операцию по тактам:

  1. Значение операнда № 1, участвующего в операции сложения, поступает в Регистр 1 по кодовой шине.
  2. Значение операнда № 2, участвующего в операции сложения, поступает в Регистр 2 по кодовой шине.
  3. Соответственно, по кодовой шине инструкций в схему управления поступает инструкция по выполнению данной операции.
  4. Данные из регистров уходят в сумматор. Далее схема управления уже дает команду на выполнение сложения.
  5. Результат по произведенной операции уходит в Регистр 1.
  6. Результат операции арифметико-логического устройства далее поступает в результирующий блок.

Операция вычитания

Давайте рассмотрим выполнение еще одной простой арифметической операции:

  1. Значение операнда № 1, принимающего участие в операции вычитания, проходит в Регистр 1 по кодовой шине.
  2. Значение операнда № 2, принимающего участие в операции вычитания, проходит в Регистр 2 по кодовой шине.
  3. Инструкция по выполнению данного алгоритма выводится по кодовой шине инструкций к схеме управления.
  4. Происходит переформирование положительного числа в отрицательное схемой управления.
  5. Результат такого преобразования операнда идет далее в сумматор.
  6. Сумматор выполняет сложение данных чисел.
  7. Результат операции поступает в Регистр 1.
  8. Результат операции вычитания отправляется в результирующий блок.

Операции в устройстве

И еще одна тема напоследок. Мы должны помнить, что все операции,выполняемые в АЛУ, – логические. Их можно разделить на следующие категории:

  • Индексной арифметики.
  • Десятичной арифметики.
  • Специальной арифметики.
  • Двоичной арифметики для значений с фиксированной точкой.
  • Двоичной, шестнадцатеричной арифметики для значений с плавающей точкой.
  • Над алфавитно-цифровыми полями.
  • Над логическими кодами.

Арифметико-логическое устройство – основная часть процессора любого компьютера. Было разработано еще в середине прошлого века прославленным фон Нейманом. Призвано исполнять простые арифметические и логические операции в компьютере. Сегодня существует большое количество разновидностей АЛУ, что видно из множества представленных классификаций данных устройств.

Источник: https://www.syl.ru/article/405201/chto-takoe-arifmetiko-logicheskoe-ustroystvo-alu

Арифметико-логическое устройство

Аннотация: Рассматриваются особенности реализации арифметико-логического устройства компьютера на примере проектирования АЛУ для умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя.

https://www.youtube.com/watch?v=Ni95HmnVcOY

Классическая ЭВМ состоит из трех основных устройств: арифметико-логического устройства, устройства управления и запоминающего устройства. Рассмотрим особенности организации этих устройств. Прежде всего, рассмотрим структуру арифметико-логического устройства.

В современных ЭВМ арифметико-логическое устройство не является самостоятельным схемотехническим блоком. Оно входит в состав микропроцессора, на котором строится компьютер. Однако знание структуры и принципов работы АЛУ весьма важно для понимания работы компьютера в целом.

Для лучшего понимания этих вопросов проведем синтез арифметического устройства, предназначенного для выполнения только одной операции – умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя [13] .

В ходе этого процесса также обратим внимание на особенности использования рассмотренных выше основных схемотехнических элементов ЭВМ.

Синтез АЛУ проходит в несколько этапов. Сначала необходимо выбрать метод, по которому предполагается выполнение операции, и составить алгоритм соответствующих действий.

Исходя из алгоритма и формата исходных данных, следует определить набор составляющих АЛУ элементов.

Затем требуется определить связи между элементами, установить порядок функционирования устройства и временную диаграмму управляющих сигналов, которые должны быть поданы на АЛУ от устройства управления.

Пусть операнды имеют вид:

[X]пк = x0x1x2…xn
[Y]пк = y0y1y2…yn

где x0, y0 – знаковые разряды.

Операция умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя выполняется по следующей формуле:

Алгоритм вычислений представлен на рис. 3.1

Рис. 3.1. Алгоритм операции умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя

Каждой переменной, представленной в алгоритме, в схеме должен соответствовать элемент хранения. Разрядность модуля произведения равна сумме разрядностей сомножителей.

Умножение двоичного числа на 2-i обеспечивается сдвигом этого числа вправо на соответствующее количество разрядов.

Переход к анализу очередного разряда множителя ( i = i + 1 ) может быть обеспечен сдвигом регистра множителя на один разряд в сторону старших разрядов.

Исходя из этого, определим состав оборудования, необходимого для реализации АЛУ заданного типа для n = 4 ( таблица 3.1).

Таблица 3.1.

СхемаРазрядностьФункцииУправляющий сигнал
Регистр модуля множимого RGX 8 Загрузка. Сдвиг в сторону младших разрядов. УС1 УС2
Регистр модуля множителя RGY 4 Загрузка. Сдвиг в сторону старших разрядов. УС3 УС4
Регистр модуля результата RGZ 8 Загрузка. Установка в ” 0 “. УС5 УС6
Триггер знака множимого TX Загрузка УС7
Триггер знака множителя TY Загрузка УС8
Триггер знака результата TZ Загрузка УС9
АЛУ 8 Комбинационный сумматор
Комбинационные схемы Получение на входе АЛУ сигналов ” 0 ” или RGX в зависимости от значения yi

Структурная схема устройства представлена на рис. 3.2.

Источник: http://www.intuit.ru/studies/courses/60/60/lecture/1770

Арифметико-логическое устройство

Арифметико-логическое устройство (АЛУ) выполняет все вычислительные операции в микропроцессорной системе. Непосредственно к АЛУ подключены 32 РОНа (регистровый файл), как показано на рис.8.

Рис.8 Арифметико-логическое устройство

В большинстве операций любой из этих регистров может использоваться в качестве источника входных данных либо приемника результата. При этом все арифметические и логические команды над РОНми имеют вид подобный add Rd,Rs.

За названием мнемоники, которая описывает действие (addition – сложение), следуют два параметра (операнда). В данном случае это регистры  Rd (destination – приемник) и Rs (source – источник),  содержимое которых необходимо сложить между собою.

Сумма будет размещена по адресу регистра Rd.

Таким образом, сложить любые два регистра можно двумя разными способами: add R16,R17 (сложить R16 с R17 и поместить сумму в R16) или add R17,R16 (сложить R17 с R16 и поместить сумму в R17). Причем выборка содержимого регистров, сложение и сохранение результата займет всего 1 период тактовой частоты.

Что касается, арифметических и логических действий над регистром и константой, то в целом они подобны действиями между РОНми. Однако в этих целях могут использоваться только старшая половина регистрового файла. Например, в команде вычитания константы из регистра subi Rd,K в качестве Rd могут выступать только регистры R16…R31. 

В состав АЛУ микроконтроллеров семейства ATmega входит также 2-тактный аппаратный умножитель 8×8 бит, который способен работать как с беззнаковыми так и со знаковыми числами представленными в дополнительном коде. Во всех разновидностях операции умножения, 16-разрядное произведение помещается в регистры R1 (старший байт) и R0 (младший байт).

Регистры R26…R31 у AVR имеют двойное предназначение.

Они могут быть использованы как три 16-разрядных указателя, которые имеют символьные имена X (XH:XL = R27:R26), Y (YH: YL = R29:R28), Z (ZH: ZL = R31:R30) и применяются для задания адресов ячеек SRAM в различных командах пересылки данных (ld Rd,X/Y/Z, st X/Y/Z,Rd и т.д.). Указатель Z, кроме этого, необходим инструкциям lpm/spm при чтении/записи FLASH-память программ. Регистры X и Y отсутствуют в некоторых устаревших моделях ATtiny.

АЛУ любого микропроцессора неразрывно связано с регистром флагов программы (регистр состояния программы), который у AVR имеет название SREG (Status Register) и расположен в пространстве РВВ. Описание битов SREG приведено в табл.4. Все флаги SREG доступны как для чтения, так и для записи.

Табл.4. Флаги регистра состояния программы SREG:

Номер битав регистре Название флага Описание
C Флаг переноса. Устанавливается в 1 если в результате операции произошел выход за границы байта.
1 Z Флаг нуля. Устанавливается в 1 если результат операции равен нулю.
2 N Флаг отрицательного результата. В этот флаг копируется содержимое 7-мого MSB результата операции.
3 V Флаг переполнения в дополнительном коде. Устанавливается в 1 при переполнении разрядной сетки знакового результата.
4 S Флаг знака. Содержимое флага определяется как N XOR V.
5 H Флаг половинного переноса. Устанавливается в 1 если в результате операции сложения/вычитания произошел перенос/заем из 3-тего бита в 4-тый.
6 T Флаг хранения копируемого бита. Флаг используется в качестве источника и приемника командами копирования битов bld и bst соответственно.
7 I Флаг глобального разрешения прерываний. При установке в 1 этого флага происходит разрешение всех немаскируемых прерываний.

Флаг Z является показателем нулевого результата во всех вычислительных операциях. Флаги С и H используются преимущественно для связи байтов в процессе сложения/вычитания (флаг С также в сдвиговых операциях). Биты N,S и V необходимы для знаковых вычислений.

Флаг T – источник и приемник в командах копирования битов bld/bst, но может быть использован и как дополнительная ячейка для хранения любой пользовательской информации (флаг пользователя).

Последний флаг I, в отличие от всех остальных, не связан с результатами вычислительных операций либо операций пересылок и предназначен для глобального разрешения/запрета прерываний.

Перейти к следующей части: Стек

Источник: http://cxem.net/mc/book9.php

Назначение, классификация и организация АЛУ

Назначение, классификация и организация АЛУ.

Арифметико-логическое устройство (АЛУ) является одной из основных функциональных частей процессора, осуществляющей непосредственное преобразование информации.

Все операции, выполняемые в АЛУ, можно разделить на следующие группы:

– операции двоичной арифметики для чисел с фиксированной запятой;

 – операции двоичной (или шестнадцатеричной) арифметики для чисел с плавающей запятой;                                      

 –  операции десятичной арифметики (над числами, представленными в двоично-десятичном коде);

– операции адресной арифметики (при модификации адресов команд);

– операции специальной арифметики;

– логические операции;

– операции над алфавитно-цифровыми полями.

Современные универсальные ЭВМ обычно реализуют операции всех приведенных выше групп, а специализированные ЭВМ часто не имеют аппа­ратуры для обработки чисел с плавающей запятой, десятичных чисел и операций над алфавитно-цифровыми полями. В этом случае эти операции вы­полняются специальными подпрограммами.

Основными являются арифметические и логические операции. К арифметическим операциям относятся сложение, вычитание, вычита­ние модулей (“короткие операции”), умножение и деление (“длинные опера­ции”).

Группу логических операций составляют операции дизъюнкции (логи­ческое ИЛИ) и конъюнкции (логическое И) над многоразрядными двоичны­ми словами, сравнение кодов на равенство.

Специальные арифметические операции включают в себя нормализацию, арифметический сдвиг (сдвигают­ся только цифровые разряды, знаковый разряд остается на месте), логический сдвиг (знаковый разряд сдвигается вместе с цифровыми разрядами). Обшир­на группа операций редактирования алфавитно-цифровой информации.

Для выполнения перечисленных операций в АЛУ включаются следую­щие функциональные узлы:

– сумматор для выполнения суммирования и других действий над ко­дами операндов;

– регистры для хранения кодов операндов на время выполнения дейст­вий над ними;

– сдвигатели для сдвига кода на один или несколько разрядов вправо или влево;

– преобразователи для преобразования прямого кода числа в обратный или дополнительный код;

– комбинационные схемы для реализации логических операций, муль­типлексирования данных, управляемой передачи информации, формирования признаков результата и т.д.

Регистры и в некоторых случаях сумматоры имеют цепи управления приемом, выдачей и сбросом кодов операндов.

Логические операции, опера­ции сдвига и преобразования кодов могут выполняться не только специаль­ными устройствами, но и с помощью дополнительных связей регистров и сумматора.

В зависимости от типов используемых для суммирования базо­вых элементов различают комбинационные и накапливающие сумматоры.

Классификация АЛУ

По способу представления чисел различают АЛУ:

– для чисел с фиксированной запятой;

– для чисел с плавающей запятой;

– для десятичных чисел.

По способу действия над операндами АЛУ делятся на последовательные и параллельные. В параллельных АЛУ операнды представляются параллель­ным кодом и операции совершаются параллельно во времени над всеми раз­рядами операндов.

В последовательных АЛУ операнды представляются в по­следовательном коде, а операции производятся последовательно во времени над их отдельными разрядами.

Такие АЛУ, как правило, используют конвейерный метод обработки, при котором совмещаются во времени фазы выпол­нения операции для различных разрядов операндов.

По выполняемым функциям АЛУ делятся на многофункциональные и функциональные (блочные).

В блочном АЛУ операции над числами с фикси­рованной и плавающей запятой, десятичными и алфавитно-цифровыми по­лями, операции типа “умножение” выполняются в отдельных блоках.

Такой подход позволяет увеличить скорость работы АЛУ за счет использования быстродействующих блоков, а также за счет организации параллельной рабо­ты этих блоков. Однако в этом случае значительно возрастают затраты обо­рудования.

В многофункциональных АЛУ всевозможные операции для всех форм представления чисел выполняются одними и теми же схемами, которые ком­мутируются нужным образом в зависимости от требуемого режима работы.

По структурной организации АЛУ можно разделить на устройства, имеющие:

– регистровую структуру с непосредственными связями и закрепленной логикой;

– магистральную структуру с сосредоточенной памятью и логикой. Арифметико-логические устройства первого типа базируются на прин­ципе закрепления логических схем, используемых для выполнения микро­операций, за каждым из регистров. Так, на рис. 3.

15 регистры Р1 и Р2 выпол­няют функции приема, хранения и выдачи операндов, поступающих из реги­стров общего назначения (РОН) процессора или КЭШ-памяти данных. С ре­гистром Р1 непосредственно связан преобразователь кода ПК1.

Комбинаци­онный сумматор КСМ объединен с регистром РЗ по схеме накапливающего сумматора, с которым непосредственно связаны ПК2 и комбинационная схе­ма КС для мультиплексирования входных данных. На регистре РЗ выполня­ются микрооперации сдвига вправо или влево и сброс.

Регистр Р4 выполняет микрооперации сдвига и непосредственно связан с преобразователем кода ПКЗ.

Таким образом, в данной структуре функции хранения и преобразования информации выполняются одним и тем же операционным блоком.

Магистральная структура АЛУ отличается тем, что в ней регистры и схемы для преобразования информации выделены в отдельные блоки, свя­занные между собой по входам и выходам.

В этом случае блок регистров (БР) выполняет функции приема, хранения, выдачи операндов и результатов, а операционный блок (ОБ) выполняет весь необходимый набор микроопераций над словами, хранимыми в БР.

В данной структуре блок регистров может быть реализован двумя способами: либо как совокупность отдельных регист­ров с индивидуальными схемами управления, либо как сверхоперативное ад­ресное запоминающее устройство.

Источник: https://studizba.com/lectures/10-informatika-i-programmirovanie/289-vychislitelnye-mashiny-sistemy-i-seti/3678-naznachenie-klassifikaciya-i-organizaciya-alu.html

Арифметико-логическое устройство

↑ Наверх

Арифметико-логическое устройство (АЛУ) – важнейшая часть процессора. Оно позволяет выполнять разнообразные арифметические и логические операции над операндами.

Вид выполняемой в АЛУ операции определяет программист, составляющий управляющую программу. Программа, хранящаяся в оперативной памяти, по частям передается в процессор, где и выполняется.

Таким образом, процессор лишь исполняет указания программиста, выраженные в виде совокупности команд (программы).

Процессор (как и все другие цифровые устройства) воспринимает управляющие сигналы и операнды в виде двоичных чисел. Результат также формируется в виде двоичных чисел.

Однако программисты составляют управляющие программы чаще всего на языках программирования высокого уровня (Паскаль, Бейсик, Си…). В момент трансляции программы ее текст превращается в набор двоичных чисел (объектный код).

Именно эти двоичные числа заставляют процессор (в том числе и АЛУ) выполнять операции, запланированные программистом.

Структурная схема простейшего АЛУ показана на рис. 8.2.

Рис. 8.2. Структурная схема простейшего АЛУ

Два многоразрядных операнда (числа, буквы, символы и т.д.), подлежащие обработке в АЛУ, подаются на входы А и В. Результат выполнения операции появляется на выходе F. Вид операции, выполняемой в АЛУ, определяется сигналами, которые подаются на входы S и M.

Таким образом при сложении чисел 2 и 3 одно из них подается на вход А, а второе – на вход В. В этот момент на шины S и М подается двоичное число, которое на обыденном языке означает команду (приказ) «Выполнить арифметическое сложение».

Результат сложения – число 5 появляется на выходе F.

У входов M и S одинаковое назначение – определять вид выполняемой в АЛУ операции. Эти входы разделены лишь с методической целью. Сигнал на входе М (Mode – режим) определяет, какую операцию будет выполнять АЛУ – логическую или арифметическую.

Рассматриваемый простейший тип АЛУ (К155ИП3, американский аналог – 74181) имеет малую разрядность – лишь 4 бита. По этой причине разработчики АЛУ предусмотрели возможность увеличения (наращивания) разрядности устройства (в случае возникновения такой необходимости). Увеличить разрядность АЛУ можно за счет использования нескольких секций (микросхем) и двух специальных шин C0 и Cn+1.

Шина C0 при создании многоразрядных конструкций используется для приема переноса, формируемого в предыдущей (младшей) секции (микросхеме). Шина Cn+1 служит для передачи арифметического переноса из младшей секции в старшую.

Другими словами: если у разработчика в наличии имеется n-разрядное АЛУ, то для получения разрядности 2n нужно взять еще одну аналогичную микросхему, объединить параллельно входы S и M, а выход Cn+1 младшей секции соединить со входом C0 старшей секции (микросхемы).

Логические и арифметические операции отличаются тем, что в логических операциях вычисления производятся поразрядно (между собой взаимодействуют только одноименные разряды и переносов между разрядами нет).

При выполнении арифметических операций в случае необходимости происходят переносы между соседними разрядами (от младшего разряда к старшему).

Проиллюстрируем сказанное двумя примерами: логической операцией Исключающее ИЛИ и арифметическим сложением. Обе операции выполняются по одинаковым правилам, но в арифметическом сложении допускается перенос между разрядами.

Рис. 8.3. Логические операции Исключающее ИЛИ и арифметическое сложение

Предположим, что имеется два десятичных числа A = 12D и B = 10D. В двоичной системе счисления эти числа имеют вид: A =1100B и B =1010B.

В результате выполнения логической операции Исключающее ИЛИ получается четырехразрядное число 0110B. После выполнения арифметического сложения на выходе F появляется четырехразрядное число 0110B, а на шине Cn+1 присутствует логическая единица. Этот сигнал свидетельствует о возникновении переноса в пятый разряд, т. е. в следующую старшую секцию восьмиразрядного АЛУ.

Работу четырехразрядного АЛУ можно описать выражением:

В этой формуле индексами i отмечены номера разрядов операндов A и B и выходного сигнала F.

Если на управляющие входы такого АЛУ подать сигналы M = 1, S3 = 1, S2 = 0, S1 = 1, S0 = 1, то АЛУ будет выполнять операцию Fi = Ai ^ Bi, т. е. операцию конъюнкции (логическое умножение). Этот результат получается при подстановке исходных данных в приведенную формулу.

Изменяя пять управляющих сигналов M, S3,…S0, можно «заставить» такое АЛУ выполнить 32 различные операции (16 логических и 16 арифметических).

Так, присутствие на управляющих входах двоичного числа M = 0, S3 = 1, S2 = 0, S1 =0, S0 = 1 заставит АЛУ выполнить арифметическое сложение чисел, поступивших на шины A и B, и к полученному результату прибавить значение переноса из предыдущей секции, т. е. Fi = Ai + Bi + C0.

В табл. 8.2. показано, как, изменяя управляющие сигналы, можно задавать вид выполняемой операции.

Таблица 8.2. Иерархия процессоров и их характеристики

Управляющие сигналы Выполняемые операции
S3 S2 S1 S0 Логические М = 1 Арифметические М = 0
A + C0
(A v B) + C0
^ B (A v) + C0
1111 + C0
A + (A ^) + C0
(A v B) + (A ^) + C0
A ++ C0
A ^ 1111 + (A ^) + C0
v B A + (A ^ B) + C0
A + B + C0
B (A v) + (A ^ B) + C0
A ^ B 1111 + (A ^ B) + C0
A + A + C0
A v (A v B) + A + C0
A v B (A v) + A + C0
A 1111 + A + C0

Источник: https://megaobuchalka.ru/2/17817.html

АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

⇐ ПредыдущаяСтр 15 из 23Следующая ⇒

АЛУ – одна из основных функциональных частей процессора, осуществляющая непосредственное преобразование информации.

Все операции, выполняемые в АЛУ, можно разделить на следующие группы:

¨ операции двоичной арифметики для чисел с фиксированной точкой;

¨ операции двоичной (шестнадцатеричной) арифметики для чисел с плавающей точкой;

¨ операции десятичной арифметики над числами, представленными в двоично-десятичном коде;

¨ операции адресной арифметики (при модификации адресов команд);

¨ операции специальной арифметики (нормализация, сдвиг);

¨ логические операции;

¨ операции над алфавитно-цифровыми полями.

Для выполнения перечисленных операций в АЛУ включают следующие функциональные узлы:

¨ сумматор (для выполнения суммирования и других действий над кодами операндов);

¨ регистры (для хранения кодов операндов на время выполнения действия над ними);

¨ сдвигатели (для сдвига кода на один или несколько разрядов вправо или влево);

¨ преобразователи (для преобразования прямого кода числа в обратный или дополнительный);

¨ комбинационные схемы (для реализации логических операций, мультиплексирования данных, управляемой передачи информации, формирования признаков результата).

Регистры и в некоторых случаях сумматоры имеют цепи управления приемом, выдачей и сбросом кодов операндов. Логические операции, операции сдвига и преобразования кодов могут выполняться не только специальными устройствами, но и с помощью дополнительных связей регистров и сумматора.

Структура алу

Обобщенная структурная схема АЛУ (рис. 7.1) включает:

– блок регистров для приема и размещения операндов и результатов;

– операционный блок, в котором осуществляется преобразование операндов в соответствии с реализуемыми алгоритмами;

– схемы контроля, обеспечивающие непрерывный оперативный контроль и диагностирование ошибок;

– блок управления (БУ), в котором после приема кода операции (КОП) из центрального устройства управления формируются управляющие сигналы (УС), координирующие взаимодействие всех узлов АЛУ между собой и с другими блоками процессора.

Блок регистров связан с РОН центрального процессора и кэш-памятью данных.

Иногда АЛУ не содержит своего БР, в этом случае операционный блок непосредственно работает с регистрами общего назначения процессора. Для оперативного управления выполнением операции в ОБ на разных этапах анализируется преобразуемая информация и формируются сигналы признаков (флаги), которые используются в БУ для выработки и посылки в процессор сигнала признака результата (ПРез).

Для оценки АЛУ используются следующие характеристики: множество выполняемых операций, разрядность, время выполнения операций, надежностные и энергетические характеристики.

Рис. 7.1. Обобщенная структурная схема АЛУ.

Сумматоры

Сумматоры АЛУ делятся:

¨ по типу использования для суммирования базовых элементов (комбинационные и накапливающие);

¨ по способу осуществления операции суммирования (последовательные и параллельные).

Сумматоры последовательного действия выполняются, как правило, на комбинационных элементах; на сегодняшний день устройства такого типа почти не применяются. В АЛУ современных ЭВМ средней и высокой производительности применяются сумматоры параллельного действия, выполняемые на накапливающих или комбинационных элементах.

Рис. 7.2. Сумматор параллельного действия (на накапливающих элементах).

В качестве накапливающих элементов могут служить обычные T-триггеры. Перед суммированием триггеры сумматора устанавливаются в нулевое состояние сигналом сброс. Затем на счетные входы триггеров подается первое слагаемое и запоминается. В следующем такте на входы триггеров подается второе слагаемое.

Триггеры тех разрядов, в которых второе слагаемое равно 1, меняют свое состояние на противоположное. В тех разрядах, в которых триггеры перешли из единичного состояния в нулевое, возникают сигналы переносов, последовательно передаваемые в старшие разряды сумматора. Арифметические операции сумматора выполняются с учетом знаков операндов.

Классификация АЛУ

По способу представления чисел:

¨ для чисел с фиксированной точкой;

¨ для чисел с плавающей точкой;

¨ для десятичных чисел.

По способу действия над операндами:

¨ последовательные;

В параллельных АЛУ операнды представляются параллельным кодом и операции совершаются параллельно во времени над всеми разрядами операндов.

¨ параллельные.

В последовательных АЛУ операнды представляются в последовательном коде, а операции производятся последовательно во времени над их отдельными разрядами. Такие АЛУ, как правило, используют конвейерный метод обработки, при котором совмещаются во времени фазы выполнения операции для различных разрядов операндов.

По выполняемым функциям АЛУ подразделяются на:

¨ многофункциональные;

В многофункциональных АЛУ все возможные операции для всех форм представления чисел выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы.

¨ функциональные (блочные).

В блочном АЛУ операции над числами с фиксированной и плавающей точкой, десятичными и алфавитно-цифровыми полями, операции умножения выполняются в отдельных блоках.

Такой подход позволяет увеличить скорость работы АЛУ за счет использования быстродействующих блоков, а также за счет организации параллельной работы этих блоков.

Однако в этом случае значительно увеличиваются затраты на оборудование.

По структурной организации АЛУ подразделяются на устройства, имеющие:

¨ регистровую структуру с непосредственными связями и закрепленной логикой;

¨ магистральную структуру с сосредоточенной памятью и логикой.

В АЛУ с регистровой структурой за каждым из регистров закреплена своя логическая схема, используемая для выполнения микрооперации (см. рис. 7.3).

Пример:

С регистром Рг1 непосредственно связан преобразователь кода ПК1.

С регистром Рг3 объединен КСМ по схеме накапливания сумматора, а с КСМ, в свою очередь, связаны ПК2 и комбинационная схема КС для мультиплексирования входных данных. На регистре Рг3 выполняются микрооперации сдвига вправо или влево и сброс.

Регистр Рг4 выполняет микрооперации сдвига и непосредственно связан с ПК3. Таким образом, в АЛУ с такой структурой функции хранения и преобразования информации выполняются одним и тем же операционным блоком.

Рис. 7.3. Регистровая структура с закрепленной логикой

В АЛУ с магистральной структурой регистры выделены в отдельный блок, а схемы для преобразования информации выделены также в отдельный операционный блок (ОБ), который связан с блоками регистров по входам и выходам (см. рис. 7.4).

Блок регистров (БР) осуществляет функции приема, хранения и выдачи операндов и результатов, а ОБ выполняет весь набор микроопераций над словами, хранимыми в блоке регистров.

В АЛУ с такой структурой блок регистров может быть реализован или как СОЗУ, или как совокупность отдельных регистров с индивидуальными схемами управления. Структура же ОБ имеет следующие модификации:

¨ последовательное соединение операционных узлов;

¨ параллельное соединение операционных узлов.

Пример АЛУ с магистральной структурой с последовательным соединением узлов ОБ.

В этом АЛУ преобразователь кода ПК, комбинационный сумматор КСМ и сдвигатель СДВ соединены последовательно, причем ПК и КСМ по входам связаны с выходными шинами блока регистров, а выход СДВ – с входной шиной блока регистров. Такая организация операционного блока дает возможность выполнять с высокой скоростью последовательности микроопераций, обеспечивающие выполнение одного слова.

Рис. 7.4. Магистральная структура с последовательным соединением операционных узлов

В случае же параллельного соединения операционных блоков АЛУ все операционные блоки: СМ, СДВ, КС, ПК параллельно соединяются с входными и выходными шинами блока регистров, что позволяет выполнять несколько микроопераций параллельно. Выглядит это так, как показано на рис. 7.5.

Рис. 7.5. Магистральная структура с параллельным соединением операционных узлов

Источник: https://lektsia.com/3x280b.html

Большая Энциклопедия Нефти и Газа

Cтраница 1

Арифметико-логическое устройство ( АЛУ) выполняет основную работу по переработке информации, хранимой в оперативной памяти. В нем выполняются арифметические и логические операции.

Кроме того, АЛУ вырабатывает управляющие сигналы, позволяющие ЭВМ автоматически выбирать путь вычислительного процесса в зависимости от получаемых результатов.

Операции выполняются с помощью электронных схем, каждая из которых состоит из нескольких тысяч элементов. Микросхемы имеют высокую плотность и быстродействие.  [1]

Арифметико-логическое устройство ( АЛУ) включает один или несколько сумматоров и регистры для хранения промежуточных данных и результатов.  [2]

Арифметико-логические устройства в зависимости от сигналов на управляющих входах выполняют различные операции с двумя входными числами. Например, микросхема 564ИПЗ обрабатывает два четырехразрядных двоичных числа.

Пять управляющих входов настраивают устройство на выполнение одной из 32 простейших арифметических и логических функций. Арифметические функции в основном представляют собой операции сложения и вычитания двух чисел.

 [3]

Арифметико-логическое устройство содержит регистры и логические схемы, необходимые для выполнения операций с фиксированной и плавающей запятыми, логических операций, операций над машинными словами переменной длины.

В определенной степени уровень сложности ЭВМ отражается в конструкции арифметико-логического устройства.

Например, некоторые высокопроизводительные системы содержат несколько устройств для выполнения операций с фиксированной и плавающей запятыми, а также логических операций, что позволяет выполнять эти операции параллельно.  [4]

Арифметико-логическое устройство ( АЛУ) производит арифметические и логические преобразования над поступающими в ходе вычислительного процесса числами и словами. В современных вычислительных машинах арифметико-логическое устройство и устройство управления объединяются в одно устройство, называемое процессором.

Особенностью процессоров современных ЭВМ является то, что кроме действий над числами, представленными в двоичной системе счисления, во многих машинах введена десятичная арифметика.

Это важно для экономических расчетов, ибо отсутствие необходимости перевода из одной системы счисления в другую значительно уменьшает время выполнения операций.  [5]

Арифметико-логическое устройство ( АЛУ) процессора выполняет операции в соответствии с правилами двоичной арифметики независимо от типа данных. Отметим, что эти признаки еще не являются кодами условий, а только используются процессором для их установки в зависимости от типа операции.  [6]

Арифметико-логическое устройство осуществляет арифметические и логические операции над числами в процессе вычислений.  [7]

Арифметико-логическое устройство и устройство управления образуют в совокупности процессор – главную составную часть электронной вычислительной машины. В состав процессора иногда включается, и оперативная память.  [8]

Арифметико-логическое устройство ( АЛУ) предназначено для выполнения арифметических и логических операций над соответствующими операндами, в качестве которых могут быть коды чисел или команд программы.

В соответствии с кодом данной операции в АЛУ производятся необходимые действия над операндами, поступающими в АЛУ из запоминающего устройства машины.

После выполнения операции полученный результат из АЛУ поступает снова в запоминающее устройство и остается в нем для использования в качестве аргумента следующей операции.  [9]

Арифметико-логическое устройство ( АЛУ) состоит из отдельных запоминающих ячеек, называемых рабочими регистрами, и блоков, выполняющих различные элементарные операции над содержимым этих регистров.

К числу таких операций относятся: сложение содержимого двух регистров, вычитание, умножение, сравнение и др. Выполнению операции предшествует выборка информации из ячеек памяти и занесение ее в рабочие регистры.

Результат операции фиксируется также в рабочем регистре и затем пересылается в одну из ячеек ЗУ.  [10]

Арифметико-логическое устройство сконструировано на электронных схемах, выполняющих логические операций. Логическое истинно соответствует единице, логическое ложно – нулю. Основные логические схемы, которые здесь используются, представлены ниже.  [11]

Арифметико-логическое устройство выполняет несколько простейших операций: сложение, вычитание, пересылку, логическое И, логическое ИЛИ, сложение по модулю 2 и сдвиг.  [12]

Арифметико-логическое устройство Ат29332 имеет две входные 32-разрядные шины и одну выходную 32-разрядную шину. Две СБИС Ат29332 могут быть совместно использованы таким образом, что одна из них выполняет роль основного АЛ У, а вторая – избыточного вспомогательного, причем выходы второго заблокированы.

На оба АЛУ поступает одинаковая входная информация, и они выполняют одни и те же операции. Выходные данные основного АЛУ сравниваются с результатами, получаемыми внутри вспомогательного, и при отсутствии совпадения вырабатывается сигнал ошибки.

Еще одним средством диагностики, применяемым в Ат29332, является генерация и контроль четности.  [13]

Арифметико-логическое устройство ( АЛУ) предназначается для выполнения арифметических, логических и других операций. К арифметическим операциям относятся сложение, вычитание, умножение и др.; логическими операциями считаются сдвиги чисел, их сравнение, нормализация и др.

; предусмотрены также операции пересылки чисел из ОЗУ в сумматор и результата в ОЗУ, операции обращения к ВЗУ и др. АЛУ состоит из регистров, сумматоров, счетчика команд и логических элементов, скомпонованных в отдельном блоке. АЛ У имеет, как правило, большое быстродействие – до нескольких миллионов операций в секунду.

Высокое быстродействие достигается благодаря размещению СОЗУ в непосредственной близости от решающих блоков, применению высокочастотных элементов и оптимальному схемному решению.

АЛУ классифицируются по многим признакам; их подразделяют на АЛУ последовательного и параллельного действия; по способу представления чисел – на АЛУ с фиксированной и с плавающей запятой.  [14]

Арифметико-логическое устройство содержит регистры, сумматор, отдельные логические узлы и элементы. По использованию элементов и их взаимосвязям АЛУ подразделяются на универсальные, комбинированные, и блочные.  [15]

Страницы:      1    2    3    4

Источник: http://www.ngpedia.ru/id552391p1.html

Ссылка на основную публикацию
Adblock
detector